IT之家 5 月 8 日音信，科技媒体 Wccftech 昨日（5 月 7 日）发布博文，报谈称为冲破 10nm 以下制程微缩瓶颈，与 SK 海力士两大巨头正研发下一代 DRAM 制造工艺，争夺行业主导权。

IT之家征引博文先容，不同于贬责器，DRAM 内存芯片必须依靠电容器存储数据。跟着制程节点不断减弱（如 10nm 以下的 1c 节点），电容器的尺寸难以接续缩减，晶体管间距减弱也增多了短路风险。

为了让密度进一步擢升，行业正转向 3D DRAM，将传统 2D 平面陈设的 DRAM 单位改为垂直或立体堆叠架构的内存技能。其旨趣雷同 3D NAND 闪存，通过蜕变晶体管陈设标的（如水平扬弃）或垂直堆叠，滚球app官网下载在减弱制程时保捏电容器容量。

不外在技能完满方面，三星和 SK 海力士已分化出不同发展道路。

三星方面诡计奉行 GAAFET 工艺。在贬责器制造中，GAAFET 通过栅极包裹沟谈来擢升电流抑止力；但在 DRAM 中，三星必须将 GAAFET 晶体管与电容器整合在归并单位内。为此，三星探究模仿 NAND 闪存的设想，把致密读写操作的抑止电路置于存储阵列下方。

而 SK 海力士采用了 4F2 架构。该有蓄意将晶体管垂直堆叠，雷同用栅极材料包裹晶体管，而接受电容数据的组件则置于晶体管柱下方。这种结构与 GAAFET 有相似之处，但空间布局逻辑天渊之别。

该媒体指出两大巨头道路分化，中枢蓄意一致：开头完满技能量产，激动自家有蓄意成为下一代 DRAM 的行业法式。谁能开头跑通工艺并擢升良率，谁就能在 AI 期间的内存商场占据主导。

TSMC 2nm 芯片潜入图